搜索结果: 31-45 共查到“信息与通信工程 FPGA”相关记录88条 . 查询时间(0.116 秒)
10 Gbps LDPC编码器的FPGA设计
低密度奇偶校验(LDPC)码 编码器 高吞吐量
2011/12/23
该文针对准循环双对角结构的低密度奇偶校验(LDPC)码，提出了一种基于FPGA的高吞吐量编码器实现方法。提出了一种快速流水线双向递归编码算法，能显著提高编码速度；同时设计了一种行间串行列间并行的处理结构计算中间变量，在提高编码并行度的同时可有效减少存储资源的占用量；设计还针对多帧并行编码的情况优化了存储结构，有效复用了数据存储单元和RAM地址发生器，进一步提高FPGA的资源利用率。对一组码长为23...
为实现雨滴、雾滴等大气粒子的非接触测量，设计了一种采用线阵CMOS图像传感器的粒子测量系统。充分利用FPGA的资源丰富、接口灵活、并行计算等特点，结合USB芯片实现稳定可靠的高速数据采集和传输。为了解决线阵图像传感器数据高速采集和实时传输处理问题，基于Xilinx 公司Spantan系列XC3S200为核心实现了高速数据的采集和实时编码处理系统。该系统能够实时采集图像传感器原始数据，同时结合预先设...
语谱分析的FPGA实现
语谱 时频分析 短时傅里叶变换(STFT) 蝶形运算单元 FPGA
2011/11/28
语谱是语音信号短时时频分析结果的图形显示，能够清楚地揭示语音信号的时变频谱特性，反映语音信号的动态频谱特性和时域变化特性，在语音信号的分析以及语音学的研究中具有重要的价值。该文利用短时傅里叶变换(Short Time Fourier Transform，STFT)方法对语音信号进行分析，采用了一种按时域抽取基-4 FFT算法实现流水线结构的蝶形运算单元，在 FPGA上实现了语音信号的语谱分析，并利...
该文设计并实现了一个基于FPGA的机载高分辨聚束式SAR实时成像系统。该系统基于经典极坐标算法，在2维波束域完成运动误差估计及补偿，获得了良好聚焦的图像。文中详细阐述了将算法映射到FPGA实现的设计过程，给出了硬件系统平台的构成，并对系统资源、运算速度和成像结果进行了分析。在对实测机载聚束式SAR数据进行实时处理的实验中，FPGA工作在100 MHz时，该系统11 s内可完成16384×32768...
立体视觉系统在3维场景信息感知中起着重要的作用。其中立体匹配算法的运算复杂度较高，实时处理需要硬件实现匹配运算。但在现有的不多实现中，性能要求和硬件资源的矛盾突出。随着分辨率的增加，对处理速度和视差搜索范围都有更高的要求。对此，该文提出了一种立体匹配硬件实现结构，通过并行化算法子模块和合理安排流水结构来提高性能。匹配算法引入了自适应相关窗口的匹配策略，提升了深度不连续区域的视差质量。该方法结合左右...
基于FPGA的CCSDS图像数据压缩系统的设计
CCSDS 图像压缩编码 并行编码 FPGA
2011/12/23
针对CCSDS图像数据压缩(IDC)标准,提出了一种基于FPGA的CCSDS IDC并行实现方案.该方案包括离散小波变换(DWT)、直流系数量化编码、位平面编码(BPE)、码字拼接等4个模块.位平面编码模块采用了并行扫描、并行编码的快速算法,以提高编码速度.仿真结果表明了本方案的可行性和有效性,处理时间比现有的CCSDS IDC串行编码改进方法减少了13.6%,适用于空间通信的图像数据压缩编码.
为充分发挥DSP 实时信号处理能力强和FPGA的逻辑控制以及硬件可编程的优势，构建了一套基于FPGA和DSP的16电极ERT数据采集系统。模块化的设计保证了系统良好的可维护性和可扩展性。FPGA完成激励信号产生、前端信号处理、系统逻辑控制和正交序列解调，DSP完成数据的后处理和成像算法的实现，实现了两种控制器的优势互补,在一定程度上提高了ERT系统的速度和精度。
针对基于PC机式图像处理系统实时性不强，FPGA+DSP模式成本高、资源利用不充分、设计难度高等问题，设计了一种新的双通道实时图像处理系统。以一片FPGA芯片为核心处理器，利用红外热像仪和CCD摄像机采集视频图像，经AV视频线送至ADV7180完成视频解码，图像处理模块通过Verilog语言、内嵌DSP硬核以及Nios II处理器予以实现。实验表明，系统实时性强、图像处理效果良好，并具有成本低，设...
对于嵌入式折反射全景视频处理系统，由于计算量大，一般采用多处理器协同的结构，但在该结构下多个处理器之间需要进行高速的数据通信。该文提出一种基于DSP+FPGA架构的双核高速数据通信方法，该方法通过基于地址总线的控制指令编码解析方法协同双核工作，通过逆向波形分析和基于乒乓缓存的间接DMA通信方式，实现DSP与FPGA之间的双核DMA数据通信。实验结果表明，使用上述方法实现的DSP与FPGA之间数据通...
随着FPGA技术的迅速发展，FPGA超强的并行处理能力使得它在SAR信号处理等高速实时信号处理领域起到越来越重要的作用。本文通过一个以FPGA为核心处理器的星载SAR信号存储与预处理系统为例，采用模块化的设计思想，灵活、高效的实现了对2GB SAR信号的多通道、大规模存储管理、FIR滤波与降采样等预处理功能。其中，重点介绍了三端口非透明型SDRAM控制器模块和滤波降采样模块的设计与实现。
800Mbps准循环LDPC码译码器的FPGA实现
循环矩阵 准循环低密度奇偶校验码 快速译码
2013/8/25
本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐量译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点，将其转化为块准循环结构，从而能够并行化处理译码算法的行与列操作。使用这个架构，我们在Xilinx Virtex-5 LX330 FPGA上实现了(8176,7154)有限几何LDPC码的译码器，在15次迭代的条件...
一种基于并行处理器的快速车道线检测系统及FPGA实现
图像处理 车道线检测 并行 FPGA 精简指令集计算机(RISC)
2011/5/18
该文提出了一种并行的快速车道线检测系统。该系统包含一个32×32的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理，获取图像边缘特征，双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测，从而使得检测过程的每一步都是并行进行，显著提高检测速率。该系统用FPGA实现。实验结果表明本系统具有良好的鲁棒性且可达到每秒50帧的检测速率，满足了车道偏离预警系统实时性...
基于FPGA的战术数据链中继传输复接技术
软件无线电 数据复接 现场可编程门阵列 战术数据链
2013/7/19
有效传输和分发遥控遥测、定位/导航、战场情报等信息对保障己方战术信息共享具有重要意义。为了节省信道资源，降低调制解调设备的复杂度，战术数据链数据中继传输复接系统在信息化战争中得到了广泛应用。针对机载设备体积小、重量轻、功耗低、信息传输效率高等要求，提出了一种基于现场可编程门阵列（field-programmable gate array， FPGA）的实现空中战术数据链中继传输数据复接的新方法。该...
基于FPGA的SAR回波仿真快速实现方法
合成孔径雷达 仿真 现场可编程门阵列 数字信号处理板
2013/7/20
回波仿真是进行合成孔径雷达（synthetic aperture radar，SAR）研究的重要途径，但其计算量巨大，所需的时间较长。为了快速实现SAR回波仿真，提出一种改进的同心圆方法进行快速计算，同时考虑到运算较为规整的特点，采用现场可编程门阵列（field programmable gate array，FPGA）作为主处理芯片。设计了专用于SAR回波信号模拟的数字信号处理板卡，并在板卡上编...