搜索结果: 1-7 共查到“计算机科学技术 Verilog”相关记录7条 . 查询时间(0.062 秒)
大连理工大学嵌入式SoC系统设计课件第四章 基于Xilinx芯片的Verilog进阶设计
大连理工大学 嵌入式SoC系统设计 课件 第四章 基于Xilinx芯片的Verilog进阶设计
2017/4/6
大连理工大学嵌入式SoC系统设计课件第四章基于Xilinx芯片的Verilog进阶设计。
大连理工大学嵌入式SoC系统设计课件第二章Verilog HDL基础。
Parallel Multi-core Verilog HDL Simulation
Simulation Multi-core ASIC Opencores RTL Gate-level Verilog
2014/11/7
In the era of multi-core computing, the push for creating true parallel applications that can run on individual CPUs is on the rise. Application of parallel discrete event simulation (PDES) to hardwar...
Verilog语义的ASM表示方法研究
Verilog语义 抽象状态机 延迟/事件控制
2009/5/7
使用抽象状态机模型（ASM）对Verilog的语义进行研究，给出各类赋值语句和延迟/事件控制结构的形式定义。以此为基础与VHDL进行对比，说明各种赋值语句和延迟/事件控制结构向VHDL的转换方法以及二者在转换前后的差异。
基于Verilog HDL语言的新型抢答器设计
抢答器 Verilog HDL 层次化和模块化
2009/3/24
本文提出一种基于Verilog HDL语言的抢答器设计方法。该设计实现有三组输入，具有抢答倒计时功能，对各抢答小组成绩进行加减操作并显示的抢答器。文中介绍抢答器设计架构、硬件电路和控制程序的设计方法。该抢答器采用Verilog HDL语言模块化和层次化的思想，使设计十分简单，能够广泛应用于各种竞赛中。
基于符号模拟和约束逻辑编程的RTL级Verilog谓词抽象方法
谓词抽象 Verilog 约束逻辑编程 模型检验 符号模拟
2007/12/27
利用人工智能最新研究成果——约束逻辑编程对Verilog描述进行谓词抽象，并与目前基于SAT的方法进行了比较.首先通过符号模拟建立Verilog的形式化模型，然后结合要抽象的谓词，将谓词抽象问题转化为约束逻辑编程问题并进行求解.该方法的优点是在计算抽象系统时，不需要像基于SAT的方法那样将字级约束打散成位级约束，求解效率显著提高；提供了一个统一的框架用于描述各种约束.实验结果表明，与基于SAT的抽...
Verilog代数语义研究
2007/11/2
AbstractIn this paper, the algebraic semantics of Verilog is explored, which is a collection of laws associated with Verilog constructs. These laws provide a precise framework for describing and defin...